


Resumen de la Tesis doctoral

Photonic logic gates: boosting all-optical header processing in future packet-switched networks

Jose M. Martinez



Premios COIT

Origen

Las puertas lógicas son dispositivos clave en el desarrollo de la electrónica digital. De hecho, una puerta lógica es la unidad básica sobre la que se diseña un sistema digital. Suelen poseer una o más entradas y una sola salida. Son capaces de realizar funciones booleanas proporcionando un nivel de tensión a la salida que puede ser alto o bajo: normalmente alto significa “1” y bajo significa “0”. Las puertas lógicas básicas son: AND, OR, NAND, NOR, NOT, XOR, y XNOR. Sin embargo, de entre todas las puertas lógicas la XOR presenta unas aplicaciones especiales en el campo de las redes ópticas. Así como la implementación de puertas lógicas en el campo de la electrónica se basa en los transistores, en el campo de la fotónica es muy distinto. Esto se debe principalmente a que, a fecha de hoy, se podría decir que todavía no existe en fotónica el equivalente del transistor electrónico. Por lo tanto, para la construcción de puertas lógicas ópticas resulta necesario emplear métodos bastante diferentes. Uno de los dispositivos ópticos clave para el desarrollo de puertas lógicas completamente ópticas es el interferómetro Mach-Zehnder (MZI, *Mach-Zehnder interferometer*) basado en amplificadores ópticos de semiconductor (SOA, *semiconductor optical amplifier*), comúnmente llamado SOA-MZI. El aspecto que presenta este dispositivo se muestra en la Figura 1.




Figura 1. Estructura de un interferómetro Mach-Zehnder con un amplificador óptico de semiconductor dispuesto simétricamente en cada una de sus ramas.

Ésta arquitectura es una de las alternativas más atractivas debido a las numerosas ventajas que presenta, como por ejemplo los requisitos de baja energía para las señales de entrada, su diseño compacto, una elevada relación de extinción, regeneración de la señal y el bajo nivel de *chirp* que introducen. Su construcción se realiza integrando los chips de los amplificadores ópticos de semiconductor sobre un circuito óptico planar (PLC, *planar lightwave circuit*) sobre el que se han diseñado las guías de onda que constituyen el interferómetro Mach-Zehnder.

Las aplicaciones de un dispositivo de estas características son innumerables, pero entre todas ellas destaca una especialmente. La funcionalidad de la puerta lógica XOR se puede emplear para realizar comparaciones entre palabras de datos. Esto resulta clave en el campo de las redes ópticas de paquetes. En los nodos de una red óptica, las cabeceras de los paquetes deben analizarse para encaminarlos hacia el puerto de salida correspondiente. La puerta lógica XOR óptica puede emplearse para comparar

estas cabeceras con las direcciones de referencia directamente en el dominio óptico, es decir, sin necesidad de convertir los paquetes al dominio eléctrico. Esto trae consigo múltiples ventajas, pero la principal es una reducción en el tiempo de encaminamiento de los paquetes, lo que permite el aumento de la capacidad que pueden manejar estos nodos hasta valores de incluso Tbit/s.

El **objetivo** de la tesis doctoral fue la propuesta, el estudio y la validación de arquitecturas de puertas lógicas completamente ópticas, basadas en el uso de un interferómetro Mach-Zehnder con amplificadores de semiconductor (SOA-MZI). El estudio de arquitecturas para la implementación de funcionalidades lógicas (o booleanas) es un tema de gran interés en el campo de las redes ópticas de comunicaciones, como así lo demuestra el gran número de publicaciones en este campo. Por ejemplo, los trabajos de Bintjas y Houbavlis se basan en el uso de fibra óptica y elementos no lineales. No obstante, el uso de fibra óptica dificulta la integración del dispositivo, lo cual resulta clave en el desarrollo de dispositivos ópticos. Otras publicaciones hacen uso de procesado opto-electrónico [lux96], y no pueden ser considerados como enfoques completamente ópticos. Por otra parte, el elemento clave en la estructura que se presenta en la Tesis es el amplificador óptico de semiconductor (conocido más comúnmente como SOA, de sus siglas en inglés). El SOA es un elemento muy versátil y que presenta muchas ventajas frente al resto de tecnologías, como por ejemplo: facilidad de integración, efectos no lineales, capacidad de regeneración, bajas pérdidas de inserción, elevada relación on/off, etc. Así pues, la Tesis se centrará en el estudio del dispositivo SOA-MZI y sus aplicaciones.

Más concretamente, los objetivos que se trataron en la Tesis fueron:

- El desarrollo y estudio de una arquitectura novedosa basada en la disposición en cascada de SOA-MZI para realizar la operación lógica XOR entre dos secuencias binarias de entrada en un entorno completamente óptico.
- El desarrollo y estudio de una arquitectura novedosa basada en un SOA-MZI con realimentación para implementar una operación lógica XOR entre dos secuencias binarias de entrada en un entorno completamente óptico.
- La implementación experimental y demostración operacional de las puertas lógicas XOR a 10 Gb/s.
- La aplicación de las arquitecturas XOR desarrolladas para el procesado de cabeceras en nodos de redes ópticas de conmutación de paquetes.
- La extensión y el estudio de dispositivos SOA-MZI para la implementación de otro tipo de funciones lógicas (booleanas), como AND, OR, y NOT, con ligeras (o ninguna) modificaciones de la arquitectura inicial.

El **contenido** de la tesis doctoral se ha estructurado en siete capítulos. En el primer capítulo se describe la motivación, objetivos y resumen del trabajo realizado mientras que en el último capítulo se describen las conclusiones y se dan algunas líneas de trabajo futuro. En el segundo capítulo se realiza un amplio y detallado estudio del

estado del arte, comentando las diferentes técnicas para la implementación de funcionalidades lógicas. Las primeras arquitecturas que se propusieron se basaban en el uso de fibra óptica como elemento no lineal, pero la dificultad que ésta presentaba en el proceso de integración hizo que se optara por otro tipo de dispositivos. Para evitar este problema, surgieron nuevas configuraciones basadas en SOAs. Estos dispositivos, en cambio, presentaban una limitación en la velocidad de procesado, debido principalmente al elevado tiempo de recuperación de los portadores. Esta limitación se resolvió parcialmente empleando configuraciones interferométricas, como por ejemplo el SOA-MZI.

En el tercer capítulo se estudian estructuras basadas en SOA-MZI para la implementación de puertas lógicas ópticas. Estos interferómetros, basados en el efecto no lineal de modulación cruzada de fase (XPM de sus siglas en inglés), aparecen como la opción más efectiva para la implementación de este tipo de puertas debido a las interesantes características que presenta. Además, el uso del SOA-MZI como elemento clave para la implementación de otros subsistemas en un router fotónico hace de esta elección una propuesta muy versátil.




Figura 2. Configuración y principio de funcionamiento del SOA-MZI para implementar cuatro funciones lógicas diferentes: a) XOR, b) AND, c) OR y d) NOT.

Además, en este capítulo también se realiza un estudio y posterior validación experimental de la implementación de diversas funcionalidades lógicas empleando el SOA-MZI como bloque principal. En concreto, se demuestran las operaciones XOR, AND, OR y NOT, cuyos esquemas se muestran en la Figura 2, y se describe detalladamente el principio de funcionamiento en cada una de ellas. Los resultados muestran que esta arquitectura presenta buenas prestaciones así como una gran versatilidad.

En el cuarto capítulo se propone, analiza y demuestra experimentalmente como **contribución original una novedosa arquitectura para la implementación de una puerta lógica que actúa bien como procesador de cabeceras** en redes de

paquetes o como correlador óptico de señales digitales. El sistema propuesto emplea SOA-MZIs en cascada, lo cual significa replicar la estructura y disponerla de manera consecutiva. Los resultados obtenidos muestran un funcionamiento óptimo para comparaciones entre cabeceras de dos bits. El principal inconveniente que presenta esta arquitectura es precisamente que, a medida que aumenta el número de bits en la cabecera, el número de SOA-MZIs que se han de disponer en cascada también aumenta, lo cual redundará en el tamaño final y en la complejidad del nodo completo.

Los resultados de las simulaciones llevadas a cabo con señales a una tasa binaria de 10 Gb/s demuestran que el esquema es realizable a dicha velocidad, y ampliable a 40 Gb/s mediante el empleo de un esquema diferencial a la entrada. Asimismo, también se pone de manifiesto la degradación en las prestaciones del sistema a medida que aumenta el número de etapas SOA-MZI que se disponen en cascada. Esta degradación se debe a la acumulación de niveles de ruido de emisión espontánea (ASE) a medida que se atraviesan los interferómetros, lo cual limita el uso de la puerta a cabeceras con un determinado número de bits. En concreto, las simulaciones muestran que el número máximo de dispositivos que se pueden poner en cascada es de 6 con una relación de extinción (ER) superior a 10 dB.




Figura 3. Resultados experimentales a 10 Gb/s de la arquitectura basada en la configuración en cascada de dos puertas lógicas: a) datos A, b) datos B, c) salida de la primera puerta XOR, y d) salida de la segunda puerta XOR. Escala temporal: 50 ps/div.

La arquitectura propuesta se validó experimentalmente a 10 Gb/s utilizando cabeceras de 2 bits, obteniendo los resultados que se muestran en la Figura 3. Ajustando de manera adecuada los niveles de las señales de entrada se obtuvo un ER de 13 dB a la salida de la segunda puerta. El esquema propuesto está limitado en velocidad de

procesado debido a las restricciones tecnológicas que presentan los SOAs actuales. No obstante, se han publicado algunos métodos que permiten vencer esta limitación [dup00, ple02, sun06].

Como solución al problema de escalabilidad que presenta la arquitectura anterior, en el quinto capítulo se propone, describe, analiza y demuestra experimentalmente como **contribución original una novedosa técnica consistente en la implementación de un bucle de realimentación entre la salida y la entrada del SOA-MZI**. Esta arquitectura permite realizar la comparación entre dos secuencias de bits empleando un único dispositivo, independientemente del número de bits a comparar. De esta manera se evita el empleo de más de un dispositivo para realizar la comparación de etiquetas con más de un bit.

El bucle de realimentación se compone de un filtro paso banda, una línea de retardo y un atenuador; es decir, se trata de un sub-sistema pasivo (no incrementa el consumo de potencia). La longitud del bucle impone severas condiciones en término de máxima velocidad de datos procesable. El uso de integración óptica ha demostrado que es posible trabajar a 10 Gb/s siempre que el retardo introducido por el bucle sea inferior a 100 ps (lo cual equivale a una longitud de bucle de 9.4 mm empleando tecnología InP).

Los resultados de simulación a 40 Gb/s muestran muy buenas prestaciones de la arquitectura con palabras de hasta 16 bits, obteniendo valores de ER superiores a 16 dB. No obstante, para poder trabajar a estas velocidades se requiere un esquema diferencial a la entrada, como ya se ha comentado previamente.




Figura 4. Señal de salida del correlador como resultado de la comparación de distintas secuencias de entrada de 2 bits.

La arquitectura basada en el bucle de realimentación también se ha demostrado experimentalmente a 10 Gb/s con secuencias de dos bits. En este caso no fue necesario emplear un esquema diferencial a la entrada, puesto que los SOAs pueden trabajar a esta tasa binaria sin necesidad de procesamiento adicional. La Figura 4 muestra

los resultados para todas las combinaciones posibles entre las secuencias de bits a la entrada, obteniendo un ER de 6 dB con pulsos de 1.5 mW de potencia de pico.

Las puertas lógicas ópticas tienen un gran impacto en aplicaciones prácticas en redes de comunicaciones ópticas de paquetes. El sexto capítulo presenta una arquitectura original para realizar lecturas de cabeceras y encaminamiento de paquetes ópticos basada en el uso de puertas XOR y dispositivos biestables. Este capítulo también introduce los principios del proyecto nacional de I+D+I MULTILOGIC, financiado por el Ministerio de Educación y Ciencia, y que pretende construir los cimientos de la futura computación fotónica. En el apartado de aplicabilidad práctica se dará más detalles sobre este proyecto.

Las principales **conclusiones** del trabajo realizado son:

- El SOA-MZI constituye, efectivamente, un elemento clave en el procesado de señales en el dominio óptico. Sus características principales de regeneración de la señal, alta relación de extinción, bajos requisitos de energía, su reducido tamaño y bajo chirp hacen de él un candidato más que interesante para la implementación de puertas lógicas ópticas.
- Mediante este dispositivo se puede implementar las funciones lógicas más importantes, como por ejemplo XOR, AND, OR y NOT. Estas configuraciones presentan una muy buena estabilidad frente a fluctuaciones de los niveles de potencia de las señales de entrada, tanto datos como señales de control, y también respecto a temas de sincronización. Se ha demostrado de manera satisfactoria las funciones lógicas comentadas empleando bajos niveles de energía y sin la necesidad de emplear señales de bombeo adicionales. Las bajas corrientes de alimentación empleadas por los SOA en esta configuración permite reducir el consumo energético total de la puerta.
- Se propusieron dos arquitecturas originales para la implementación de una puerta óptica XOR. El primer esquema se basa en SOA-MZI dispuestos en una configuración en cascada, que constituye un diseño óptimo para la fabricación de un circuito integrado implementado sólo con elementos ópticos. El segundo esquema se basa en un circuito con realimentación, y presenta numerosas ventajas en cuanto a escalabilidad, y por tanto en coste, consumo de potencia, etc.
- Las puertas ópticas tienen un vasto campo de aplicaciones dentro del marco de las comunicaciones ópticas. Las principales se centran en el procesado de cabeceras ópticas en nodos de redes de conmutación de paquetes, y en la computación fotónica, con potencial impacto en el desarrollo de los ordenadores del futuro.

Originalidad del tema

Hasta la fecha, los transistores electrónicos han realizado con creces las funciones requeridas por los dispositivos lógicos de grandes sistemas. No obstante, también se pueden utilizar los elementos de circuitos ópticos no lineales para implementar este tipo de funcionalidades en el dominio óptico. El uso de los dispositivos ópticos y sus ventajas frente a los electrónicos se comentan en la sección 1.1.3 de la Tesis.

El uso de un único dispositivo para procesar varias señales en una configuración con realimentación presenta un gran impacto potencial en el campo de las comunicaciones ópticas del futuro. Con esta novedosa solución, los dispositivos de procesado óptico se pueden beneficiar de numerosas e importantes ventajas, como por ejemplo una relevante reducción del tamaño, puesto que el número de componentes que se requieren también se ve reducido. Además, también se reduciría el consumo de potencia, con lo que se produciría un importante ahorro económico, con lo que se contribuiría al desarrollo de soluciones más ecológicas. Estas ventajas se multiplicarían de manera exponencial a medida que aumente el número de bucles que se pueda realizar con una misma puerta lógica. En el campo de los dispositivos fotónicos de propósito general para la computación y el cálculo, el impacto también es significativo. Se ha demostrado como un mismo dispositivo puede realizar las operaciones lógicas clave sin ningún cambio en su arquitectura excepto aquél relacionado con la configuración de las señales de datos de entrada al dispositivo.

Los ordenadores comenzaron trabajando en el orden de milisegundos, posteriormente realizaban operaciones en microsegundo, y ahora se están acercando al orden de nanosegundos para operaciones lógicas - y picosegundos para conmutadores y puertas en chips. Como decía Dr. Donald Frazier (del Centro de Vuelo Espacial Marshall de la NASA), *“las señales electrónicas, incluso con integración a muy gran escala (VLSI) y máxima miniaturización, están atascadas en muchos aspectos de los materiales sólidos por los que atraviesan. Por eso, tenemos que encontrar un medio más rápido para las señales – y la respuesta parecer ser la misma luz !!”*.

Además, funciones como por ejemplo el procesado paralelo, circuitos ópticos biestables, la implementación de máquinas de estado finito, etc., es decir, operaciones que habitualmente se implementan mediante el empleo de electrónica, también se pueden realizar en el dominio óptico. Unidades centrales de procesamiento, unidades aritmético-lógicas, y muchos otros componentes de un ordenador se implementan con puertas lógicas. Los ordenadores fotónicos basados en puertas lógicas ópticas pueden representar una alternativa más que viable para realizar operaciones a la velocidad de Petabit por segundos, utilizando el fotón como soporte físico de información.

Con todo esto, los ordenadores digitales ópticos todavía están a algunos años vista. Sin embargo, cabe apuntar que ya se han implementado dispositivos que pueden formar parte de esta nueva tecnología, como por ejemplo puertas lógicas ópticas,

conmutadores ópticos, interconexiones ópticas, y memorias ópticas. El siguiente paso consistirá, muy probablemente, en un dispositivo híbrido formado por arquitecturas tradicionales con partes que podrán realizar algunas operaciones de manera óptica.

Resultados obtenidos

Las **principales contribuciones originales** derivadas del trabajo realizado durante la Tesis Doctoral son:

- Una arquitectura novedosa basada en la disposición en cascada de SOA-MZI para realizar la operación lógica XOR entre dos secuencias de binarias entrada en un entorno completamente óptico.
- Una arquitectura novedosa basada en un SOA-MZI con realimentación para implementar una operación lógica XOR entre dos secuencias binarias de entrada en un entorno completamente óptico.
- La implementación de las funciones lógicas AND, OR, y NOT empleando las arquitecturas anteriormente propuestas.
- La aplicación de las arquitecturas XOR desarrolladas para el procesado de cabeceras en nodos de redes ópticas de conmutación de paquetes.

La investigación llevada a cabo ha sido refutada mediante la publicación de **10 artículos en revistas internacionales de prestigio**¹, **18 contribuciones en congresos nacionales e internacionales y el desarrollo de una patente internacional**. Conviene resaltar que los artículos publicados en revista, pese a su reciente aparición, han sido referenciados por diferentes autores (concretamente **más de 60 citas externas diferentes**) de grupos punteros en el campo de las redes ópticas y el procesado óptico de señal. En el anexo adjunto se puede consultar el detalle de todas las citas por cada uno de los artículos referenciados. Además, la Tesis Doctoral ha cumplido los requisitos necesarios para la obtención de una acreditación (complementaria del Título de Doctor) con la distinción de “**DOCTORADO EUROPEO**”. Asimismo, la experiencia obtenida con la realización de esta Tesis se ha visto plasmada en la participación como **miembro del tribunal** de una Tesis Doctoral.

Los artículos publicados en revista internacional, contribuciones en congresos nacionales e internacionales, y la patente realizada (así como la portada de la extensión internacional), todo ello fruto del trabajo realizado en la Tesis Doctoral, se encuentran adjuntos tanto en formato electrónico como en papel junto con la memoria de la Tesis Doctoral. Además, se ha adjuntado también el **capítulo de libro** en el que se ha participado, y que está pendiente de publicación. Aunque en dicho capítulo se da una visión más general de aspectos fundamentales en el campo del procesado óptico de señales, se ha incluido también como un mérito asociado a la presente Tesis Doctoral ya que su participación fue posible gracias a la experiencia adquirida durante la realización de la misma.

¹ Se adjunta índice de impacto de cada revista para cada año de publicación

Aplicabilidad práctica

Los requisitos de las redes ópticas del futuro pasan inexorablemente por ofrecer una elevada tasa binaria de transmisión de datos así como una gran velocidad de procesamiento de los mismos en los nodos ópticos. Es precisamente en este punto, en los nodos troncales de las redes de telecomunicaciones, donde en la actualidad se concentra el cuello de botella de este tipo de redes; se requiere un gran número de conversiones electro-ópticas y de dispositivos electrónicos que sean capaces de procesar a muy altas velocidades. Las limitaciones físicas y tecnológicas actuales provocan que la electrónica que puede trabajar a muy altas frecuencias resulte altamente costosa. De hecho, casi el 90% del coste de cualquier red troncal subyace en los módulos que realizan las conversiones electro-ópticas. Esto hace que se haya producido un creciente interés en el desarrollo de técnicas que permitan el procesamiento óptico (o más concretamente, “todo-óptico”). Además, para que las futuras redes de encaminamiento de paquetes sean transparentes y con un elevado *throughput* es necesario que las cabeceras de dichos paquetes se procesen (y los paquetes se encaminen) correctamente utilizando esta tecnología “todo-óptica”.

Dentro de este marco, surgen una gran cantidad de aplicaciones de las puertas ópticas diseñadas e implementadas en la Tesis. Estas aplicaciones se encuentran detalladas en el capítulo 6 de la misma, del cual se resumen las más importantes a continuación:

Esquema de encaminamiento de paquetes completamente óptico basado en SOA-MZIs: esta arquitectura puede marcar un hito en el desarrollo de los *routers* en las redes ópticas de conmutación de paquetes. Al contrario que los métodos de reconocimiento de cabeceras previamente propuestos en la literatura, la arquitectura aquí propuesta permite el reconocimiento de palabras arbitrarias sin la necesidad de utilizar una codificación adicional de las secuencias a comparar, como sucede con anteriores propuestas. Además, el hecho de emplear el mismo bloque elemental (SOA-MZI) permite que este esquema sea altamente integrable, y por tanto, de tamaño, consumo y coste reducido.

Procesado óptico y re-envío de paquetes: el desarrollo de la tesis queda enmarcado en uno de los proyectos de investigación más importantes en redes ópticas correspondiente al 6º programa marco de la Unión Europea: el proyecto LASAGNE². El objetivo de LASAGNE fue el estudio, propuesta y validación del uso de puertas lógicas completamente ópticas para la implementación de las funcionalidades de encaminamiento requeridas en los nodos de las redes troncales de conmutación de paquetes. En este proyecto se realizaron actividades conjuntas con otros miembros del consorcio. Uno de los experimentos llevados a cabo tenía como objetivo la

² “All-optical label swapping employing optical logic gates in network nodes”

interconexión de la base de información de encaminamiento del nodo. Los participantes de este experimento, que se desarrolló en *Copenhaguen (Denmark)*, fueron: COM (*Research Center COM, Technical University of Denmark*), NTUA (*National Technical University of Athens*), TU/e (*Eindhoven University of Technology*) y la UPVLC (*Universidad Politécnica de Valencia*).

Como resultado de esta cooperación, se demostró la aplicabilidad de las puertas ópticas para realizar la interconexión de las tareas más relevantes en el procesado de paquetes en un nodo óptico: la lectura e identificación de la cabecera del paquete entrante, la activación del biestable correspondiente y la conversión en longitud de onda del paquete entrante en función de la cabecera extraída y procesada previamente. De nuevo, al utilizar el mismo bloque funcional para la implementación de estas funcionalidades, se facilita la integración de todo el subsistema en un mismo chip, evitando de esta manera los acoplos de fibra a chip que resultan muy costosos, y reduciendo también el coste del ensamblado del chip.

Computación fotónica: una de las principales contribuciones del trabajo realizado en esta Tesis fue en el proyecto MULTIOLOGIC³. MULTIOLOGIC es un proyecto nacional I+D+I financiado por el ministerio de Educación y Ciencia de España en el marco del Programa Nacional de Tecnologías Electrónica y de Comunicaciones. El principal objetivo de este proyecto, que comenzó en 2005 y tiene una duración de 3 años, es la implementación de un dispositivo multi-función que pueda funcionar como puerta lógica (NOT, AND, XOR, OR) y como biestable óptico con diferentes señales de control. Se trata pues, de nuevo, de funcionalidades básicas en los nodos de las redes de conmutación de paquetes, así como en aplicaciones de computación, donde la implementación de estas funcionalidades empleando tecnología fotónica mejora notablemente las prestaciones en términos de tasa binaria y latencia de procesado. El prototipo del dispositivo que se desarrollará en este proyecto se basará en elementos comercialmente disponibles (básicamente el SOA-MZI). Los detalles de la implementación de la arquitectura se encuentran en la sección 6.4 de la Tesis.

³ “Dispositivos fotónicos multi-función para implementar funcionalidades de puerta lógica y flip-flop en redes ópticas de conmutación de paquetes”

ANEXOS

A. CONTRIBUCIÓN CIENTÍFICA EN EL MARCO DE LA TESIS

Artículos publicados en revista internacional y número de citas recibidas

1. J.M. Martínez, F. Ramos, J. Martí, "All-optical packet header processor based on cascaded SOA-MZIs," *Electron. Lett.*, vol. 40, pp.894-895, 2004. **Citas recibidas: 13**
2. R. Clavero, J.M. Martínez, F. Ramos, J. Martí, "All-optical packet routing scheme for optical label-swapping networks," *Opt. Express*, vol. 12, pp. 4326-4332, 2004. **Citas recibidas: 9**
3. F. Ramos, E. Kehayas, J.M. Martínez, R. Clavero, J. Martí, L. Stampoulidis, D. Tsiokos, H. Avramopoulos, J. Zhang, P.V. Holm-Nielsen, N. Chi, P. Jeppesen, N. Yan, I. Tafur Monroy, A.M.J. Koonen, M.T. Hill, Y. Liu, H.J.S. Dorren, R. Van Caenegem, D. Colle, M. Pickavet, and B. Riposati, "IST-LASAGNE: Towards All-Optical Label Swapping Employing Optical Logic Gates and Optical Flip-flops", *IEEE/OSA J. Lightwave Technol. Special Issue on Optical Networks*, vol. 23, pp. 2993-3011, 2005. **Citas recibidas: 28**
4. R. Clavero, F. Ramos, J.M. Martínez, J. Martí, "All-optical flip-flop based on a single SOA-MZI", *IEEE Photon. Technol. Lett.*, vol. 17, no. 4, pp. 843-845, 2005. **Citas recibidas: 14**
5. J.M. Martínez, J. Herrera, F. Ramos, J. Martí, "All-optical Address Recognition Scheme for Label Swapping Networks", *IEEE Photon. Technol. Lett.*, vol. 18, no. 1, pp. 151-153, 2006. **Citas recibidas: 6**
6. E. Kehayas, J. Seoane, Y. Liu, J.M. Martínez, J. Herrera, P.V. Holm-Nielsen, S. Zhang, R. McDougall, G. Maxwell, F. Ramos, J. Martí, H.J.S. Dorren, P. Jeppesen, H. Avramopoulos, "All-optical network subsystems using integrated SOA-based optical gates and flip-flops for label-swapped networks", *IEEE Photon. Technol. Lett.*, vol. 18, no. 16, pp. 1750-1752, 2006. **Citas recibidas: 5**
7. R.V. Caeneghem, J.M. Martínez, D. Colle, M. Pickavet, P. Demeester, F. Ramos, J. Martí, "From IP over WDM to All-Optical Packet-switching: An Economical View", *IEEE/OSA J. Lightwave Technol.*, vol. 24, no. 4, pp. 1638-1645, 2006.
8. J. M. Martínez, J. Herrera, F. Ramos, J. Martí, "All-optical correlation employing a single logic XOR gate with feedback," *Electron. Lett.*, vol. 42, pp. 1170-1172, 2006.
9. J. M. Martínez, Y. Liu, R. Clavero, A.M.J. Koonen, J. Herrera, F. Ramos, H.J.S. Dorren, J. Martí, "All-optical processing based on a logic XOR gate and a flip-flop memory for packet-switched networks," *IEEE Photon. Techn. Lett.*, vol. 19, pp. 1316-1318, 2007.
10. J. M. Martínez, F. Ramos, J. Martí, "10 Gb/s Reconfigurable Optical Logic Gate Using a Single Hybrid-integrated SOA-MZI," *Fiber and Integrated Optics*, vol. 27, pp. 15-23, 2008.

Índice de impacto de las revistas objeto de publicación

1. Electronic Letters 2004: 0.968 (72/209) - Electrical & Electronic Engineering
2. Optics Express 2004: **3.797 (4/54)** – Optics
3. Journal of Lightwave Technology 2005: **2.077 (11/55)** – Optics
4. Photonics Technology Letters 2005: **2.266 (9/55)** – Optics

5. Photonics Technology Letters 2006: **2.353 (8/56)** – Optics
6. Photonics Technology Letters 2006: **2.353 (8/56)** – Optics
7. Journal of Lightwave Technology 2006: **2.824 (6/56)** – Optics
8. Electronic Letters 2006: 1.063 (**69/206**) - Electrical & Electronic Engineering
9. Photonics Technology Letters 2007: N/A
10. Fiber and integrated Optics 2008: N/A

Artículos publicados en congreso nacional e internacional

1. J.M. Martínez, F. Ramos, J. Martí, J. Herrera, R. Llorente, "All-Optical N-bit XOR gate with feedback for optical packet header processing", on *Proc. 28th European Conference on Optical Communications, Copenhagen (Denmark)*, vol. 3, pp. 1-2, paper P4-8, 2002.
2. F. Ramos, J.M. Martínez, K. Schulze, J. Martí, R. Llorente, R. Clavero, "Optical header processing in high-speed optical networks", in *Proc. SPIE/ITCOM 2003*, Orlando (Florida, USA), 2003.
3. F. Ramos, J.M. Martínez, K. Schulze, J. Martí, R. Llorente, R. Clavero, "Technologies for optical networking in Nx160 Gbit/s DWDM networks", in *Proc. SPIE/ITCOM 2003*, Orlando (Florida, USA), 2003.
4. J.M. Martínez, D. Colle, F. Ramos, R. Van Caenegem, M. Pickavet, J. Martí, "LASAGNE: All-optical label swapping employing optical logic gates in network nodes", in *Proc. 9th European Conference on Networks & Optical Communications*, Eindhoven (The Netherlands), 2004.
5. J.M. Martínez, R. Clavero, F. Ramos, J. Martí, "All-Optical Header Recognition Scheme for All-Optical Packet Routers in Optical Label-Swapping Networks", on *Proc. 30th European Conference on Optical Communications*, Stockholm (Sweden), vol. 3, paper We4.P.129, pp. 726-727, 2004.
6. J.M. Martínez, J. Herrera, F. Ramos, J. Martí, "All-optical Correlation using Cascaded Logic XOR Gates Based on Active Mach-Zehnder Interferometers", in *Proc. 31th European Conference on Optical Communications*, Glasgow (Scotland), 2005.
7. J. Martí, F. Ramos, J.M. Martínez, R. Clavero, J. Herrera, J. Seoane, P.V. Holm-Nielsen, Y. Liu, M.T. Hill, A.M.J. Koonen, H.J.S. Dorren, R. Van Caenegem, E. Kehayas, L. Stampoulidis, D. Tsiokos, P. Bakopoulos, and H. Avramopoulos, "IST-LASAGNE: Demonstration of all-optical label-swapping functionalities employing optical logic gates and optical flip-flops", in *Proc. 10th European Conference on Networks & Optical Communications*, London (UK), 2005.
8. J. Martí, F. Ramos, J.M. Martínez, R. Clavero, J. Herrera, J. Seoane, P.V. Holm-Nielsen, Y. Liu, M.T. Hill, A.M.J. Koonen, H.J.S. Dorren, R. Van Caenegem, E. Kehayas, L. Stampoulidis, D. Tsiokos, P. Bakopoulos, and H. Avramopoulos, "IST-LASAGNE: All-optical label-swapping employing optical logic gates and optical flip-flop", in *Proc. Broadband for Europe*, Bordeaux (France), 2005.
9. R. Clavero, K. Schulze, J.M. Martínez, J. Herrera, F. Ramos, J. Martí, "All-optical self-routing packet switch based on active Mach-Zehnder interferometer latching circuit", in *Proc. 32th European Conference on Optical Communications*, Cannes (France), 2006.
10. J. Seoane, E. Kehayas, Y. Liu, J.M. Martínez, J. Herrera, P.V. Holm-Nielsen, S. Zhang, R. McDougall, G. Maxwell, F. Ramos, J. Martí, H.J.S. Dorren, P. Jeppesen, H. Avramopoulos,

- "Towards Transparent All-Optical Label-Swapped Networks: 40 Gbit/s Ultra-Fast Dynamic Wavelength Routing Using Integrated Devices", in *Proc. 32th European Conference on Optical Communications*, Cannes (France), 2006.
11. Y. Liu, R. McDougall, J. Seoane, E. Kehayas, M.T. Hill, G. Maxwell, S. Zhang, R. Harmon, F.M. Huijskens, L. Rivers, P.V. Holm-Nielsen, J.M. Martínez, J. Herrera, J. Martí, H. Avramopoulos, P. Jeppesen, A.M.J. Koonen, A. Poustie, H.J.S. Dorren, "Characterisation of hybrid integrated all-optical flip-flop", in *Proc. Conference on Lasers and Electro Optics*, Montreal (Quebec, Canada), 2006.
 12. Francisco Ramos, José Manuel Martínez, Raquel Clavero, Javier Martí, "Dispositivos fotónicos multi-función para implementar funcionalidades de puerta lógica y flip-flop en redes ópticas de conmutación de paquetes," en *actas XVI Jornadas de I+D en Telecomunicaciones*, Madrid (España), 2006.
 13. J.M. Martinez, R. Clavero, F. Ramos, and J. Marti, "All-optical header processing employing a single logic XOR gate with feedback", in *Proc. Broadband for Europe*, Geneva (Switzerland), 2006.
 14. R. Clavero, J.M. Martínez, F. Ramos, and J. Martí, "All-optical self-routing switch with latching capabilities based on active Mach-Zehnder interferometer with feedback", in *Proc. Broadband for Europe*, Geneva (Switzerland), 2006.
 15. J. M. Martinez, Y. Liu, R. Clavero, A. M. J. Koonen, J. Herrera, F. Ramos, H.J.S. Dorren and J. Marti, "All-optical latching circuit controlled by a 2-bit all-optical correlator," in *Proc. 33th European Conference on Optical Communications*, Berlin (Germany), 2007.
 16. J. M. Martínez, F. Ramos, J. Martí, "Circuito fotónico reconfigurable con múltiples funciones lógicas," en *Actas XVII Jornadas de I+D en Telecomunicaciones*, Valencia (España), 2007.
 17. Y. Liu, J. M. Martinez, J. Herrera, R. Clavero, F. Ramos, A. M. J. Koonen, J. Marti and H.J.S. Dorren, "Demonstration of all-optical routing decision circuit," in *Proc. Asia-Pacific Optical Communications*, APIC, Wuhan (China), 2007.
 18. J. M. Martinez, Y. Liu, R. Clavero, A. M. J. Koonen, J. Herrera, F. Ramos, H.J.S. Dorren and J. Marti, "An all-optical routing decision scheme using two cascaded optical logic XOR gates and an optical flip-flop for packet-switched networks," in *Proc. Broadband for Europe*, Antwerpen (Belgium), 2007.

Participación en Proyectos de investigación

1. *Título del proyecto:* All-optical label swapping employing optical logic gates in network nodes LASAGNE (IST Project 507509)
Entidad financiadora: Comunidad Europea (Programa Sociedad de la Información IST)
Fecha de inicio: 01-01-2004 *Fecha de finalización:* 01-01-2007
Importe de la subvención: 2.699.870 Euros *Nº total de investigadores del proyecto:* 45
2. *Título del proyecto:* Dispositivos Fotónicos Multi-Función para Implementar Funcionalidades de Puerta Lógica y Flip-Flop en Redes Ópticas de Conmutación de Paquetes: MULTILOGIC
Entidad financiadora: Ministerio De Educación Y Ciencia -D.G. Investigación
Fecha de inicio: 15/10/05 *Fecha de finalización:* 14/10/08
Importe de la subvención: 35021,7 Euros *Nº total de investigadores del proyecto:* 10
3. *Título del proyecto:* Terabit/s Optical Transmission Systems based on Ultra-high Channel Bitrate TOPRATE IST-2000-28657
Entidad financiadora: Comunidad Europea (Programa Sociedad de la Información IST)
Fecha de inicio: 01/09/01 *Fecha de finalización:* 01/09/04
Importe de la subvención: 254.687 Euros *Nº total de investigadores del proyecto:* 44

Patente internacional

Inventores (por orden de firma): J. Martí, F. Ramos, J.M. Martínez, J. Herrera

Título: Método y dispositivo para comparar dos secuencias de bits en un entorno completamente óptico

Nº de solicitud: P200201830 *País de prioridad:* España *Fecha de prioridad:* 25-07-02

Entidad titular: Universidad Politécnica de Valencia

Países a los que se ha extendido: Japón, Estados Unidos

Publicaciones docentes

Autores (por orden de firma): F. Ramos, J. M. Martinez, R. Clavero, K. Schulze, R. Vilar, and J. Martí

Título: Nonlinear optical logic using active Mach-Zehnder interferometers

Editorial: Nova Publisher

Ref. Revista/libro (ISBN, ISSN, SUPV): N/A

Volumen: 1 *Páginas:* N/A *Año:* 2008

Estancias en centros extranjeros

1. *Centro:* TUE (Technische Universiteit Eindhoven)

Población: Eindhoven *País:* Holanda *Año:* 2005 *Duración:* 2 meses

Tema: Diseño de una máscara para la fabricación de un chip integrado de un dispositivo fotónico basado en una puerta lógica XOR con realimentación.

2. *Centro:* COM-DTU (Danmarks Tekniske Universitet)

Población: Lyngby *País:* Dinamarca *Año:* 2006 *Duración:* 2 semanas

Tema: Experimentos dentro del marco del proyecto europeo IST-FP6 LASAGNE.

Detalle de citas recibidas por artículo

1. J.M. Martínez, F. Ramos, J. Martí, All-optical packet header processor based on cascaded SOA-MZIs," *Electron. Lett.*, vol. 40, pp.894-895, 2004.

Citas recibidas: 13

1. Title: Label-controlled optical packet routing-technologies and applications
Author(s): Koonen AMJ, Yan N, Olmos JJV, et al.
Source: IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS Volume: 13
Issue: 5 Pages: 1540-1550 Part: Part 2 Published: 2007
2. Title: All optical analog-to-digital conversion by polarization modulation using nonlinear phase shift
Author(s): Shiramizu Y, Goto N
Source: IEICE TRANSACTIONS ON ELECTRONICS Volume: E90C Issue: 4 Pages: 856-864 Published: 2007
3. Title: All-optical correlation employing single logic XOR gate with feedback
Author(s): Martinez JM, Herrera J, Ramos F, et al.
Source: ELECTRONICS LETTERS Volume: 42 Issue: 20 Pages: 1170-1172 Published: 2006
4. Title: Simple online recognition of optical data strings based on conservative optical logic
Author(s): Caulfield HJ, Shamir J, Zavalin AI, et al.
Source: APPLIED OPTICS Volume: 45 Issue: 17 Pages: 4069-4074 Published: 2006
5. Title: A new optical gigabit Ethernet network element
Author(s): Silva HJPP, Mosso MM, Lima RAA, et al.
Source: MICROWAVE AND OPTICAL TECHNOLOGY LETTERS Volume: 48 Issue: 7
Pages: 1330-1334 Published: 2006
6. Title: Optical logic redux
Author(s): Caulfield HJ, Vikram CS, Zavalin A
Source: OPTIK Volume: 117 Issue: 5 Pages: 199-209 Published: 2006
7. Title: From IP over WDM to all-optical packet switching: Economical view
Author(s): Van Caenegem R, Martinez JA, Colle D, et al.
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 4 Pages: 1638-1645 Published: 2006
8. Title: All-optical address recognition scheme for label-swapping networks
Author(s): Martinez JM, Herrera J, Ramos F, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 1-4 Pages: 151-153 Published: 2006
9. Title: Exploiting time-to-wavelength conversion for all-optical label processing
Author(s): Calabretta N, Contestabile G, Kim SH, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 1-4 Pages: 436-438 Published: 2006
10. Title: All-optical logic gates using semiconductor optical amplifier assisted by optical filter
Author(s): Li Z, Liu Y, Zhang S, et al.
Source: ELECTRONICS LETTERS Volume: 41 Issue: 25 Pages: 1397-1399 Published: 2005

2. R. Clavero, J.M. Martínez, F. Ramos, J. Martí, "All-optical packet routing scheme for optical label-swapping networks," *Opt. Express*, vol. 12, pp. 4326-4332, 2004.

Citas recibidas: 9

1. Title: All-optical flip-flop based on vertical cavity semiconductor optical amplifiers
Author(s): Song D, Gauss V, Zhang H, et al.
Source: OPTICS LETTERS Volume: 32 Issue: 20 Pages: 2969-2971 Published: 2007
2. Title: Conservative optical logic devices: COLD
Author(s): Caulfield HJ, Qian L, Vikram CS, et al.
Source: ADVANCES IN IMAGING AND ELECTRON PHYSICS, VOL 142 Volume: 142 Pages: 1-52 Published: 2006
3. Title: Arrayed-waveguide-grating-based correlator for optical header recognition
Author(s): Aljada M, Alameh KE, Al-Begain K
Source: MICROWAVE AND OPTICAL TECHNOLOGY LETTERS Volume: 48 Issue: 9 Pages: 1839-1843 Published: 2006
4. Title: Opto-VLSI-based correlator architecture for multiwavelength optical header recognition
Author(s): Aljada M, Alameh KE, Al-Begain K
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 7 Pages: 2779-2785 Published: 2006
5. Title: Simple online recognition of optical data strings based on conservative optical logic
Author(s): Caulfield HJ, Shamir J, Zavalin AI, et al.
Source: APPLIED OPTICS Volume: 45 Issue: 17 Pages: 4069-4074 Published: 2006
6. Title: Optical logic redux
Author(s): Caulfield HJ, Vikram CS, Zavalin A
Source: OPTIK Volume: 117 Issue: 5 Pages: 199-209 Published: 2006
7. Title: All-optical flip-flop based on the bistability of injection locked Fabry-Perot laser diode
Author(s): Jeong YD, Cho JS, Won YH, et al.
Source: OPTICS EXPRESS Volume: 14 Issue: 9 Pages: 4058-4063 Published: 2006
8. Title: Theoretical analysis and performance investigation of ultrafast all-optical Boolean XOR gate with semiconductor optical amplifier-assisted Sagnac interferometer
Author(s): Zoiros KE, Papadopoulos G, Houbavlis T, et al.
Source: OPTICS COMMUNICATIONS Volume: 258 Issue: 2 Pages: 114-134 Published: 2006
9. Title: Coupled Mach-Zehnder interferometer memory element
Author(s): Hill MT, Dorren HJS, Leijtens XJM, et al.
Source: OPTICS LETTERS Volume: 30 Issue: 13 Pages: 1710-1712 Published: 2005

3. F. Ramos, E. Kehayas, J.M. Martínez, R. Clavero, J. Martí, L. Stampoulidis, D. Tsiokos, H. Avramopoulos, J. Zhang, P.V. Holm-Nielsen, N. Chi, P. Jeppesen, N. Yan, I. Tafur Monroy, A.M.J. Koonen, M.T. Hill, Y. Liu, H.J.S. Dorren, R. Van Caenegem, D. Colle, M. Pickavet, and B. Ripsati, "IST-LASAGNE: Towards All-Optical Label Swapping Employing Optical Logic Gates and Optical Flip-flops", IEEE/OSA J. Lightwave Technol. Special Issue on Optical Networks, vol. 23, pp. 2993-3011, 2005.

Citas recibidas: 28

1. Title: The "OPORON" project: Demonstration of a fully functional end-to-end asynchronous optical packet-switched network
 Author(s): Neiabati R, Zervas G, Simeonidou D, et al.
 Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 25 Issue: 11 Pages: 3495-3510 Published: 2007

2. Title: Bistability analysis for optical flip-flops based on a SOA-MZI with feedback
 Author(s): Clavero R, Ramos F, Martí J
 Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 25 Issue: 11 Pages: 3641-3648 Published: 2007

3. Title: Label-controlled optical packet routing-technologies and applications
 Author(s): Koonen AMJ, Yan N, Olmos JJV, et al.
 Source: IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS Volume: 13 Issue: 5 Pages: 1540-1550 Part: Part 2 Published: 2007

4. Title: All-optical processing based on a logic XOR gate and a flip-flop memory for packet-switched networks
 Author(s): Martínez JM, Liu Y, Clavero R, et al.
 Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 19 Issue: 17-20 Pages: 1316-1318 Published: 2007

5. Title: Control architecture for high capacity multistage photonic switch circuits
 Author(s): White IH, Williams KA, Penty RV, et al.
 Source: JOURNAL OF OPTICAL NETWORKING Volume: 6 Issue: 2 Pages: 180-188 Published: 2007

6. Title: 160-Gb/s all-optical packet-switching with in-band filter-based label extraction and a hybrid-integrated optical flip-flop
 Author(s): Herrera J, Tangdiongga E, Liu Y, et al.
 Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 19 Issue: 13-16 Pages: 990-992 Published: 2007

7. Title: Optical signal processing using integrated multi-element SOA-MZI switch arrays for packet switching
 Author(s): Pleros N, Zakynthinos P, Poustie A, et al.
 Source: IET OPTOELECTRONICS Volume: 1 Issue: 3 Pages: 120-126 Published: 2007

8. Title: Separation of label and payload using FP-SOA
 Author(s): Ling Y, Qiu K, Pang Y, et al.
 Source: OPTICS COMMUNICATIONS Volume: 275 Issue: 1 Pages: 46-52 Published: 2007

9. Title: All-Optical flip-flop operation using a SOA and DFB laser diode optical feedback combination
 Author(s): D'Oosterlinck W, Ohman F, Buron J, et al.
 Source: OPTICS EXPRESS Volume: 15 Issue: 10 Pages: 6190-6199 Published: 2007

10. Title: All-optical flip flop based on a symmetric Mach-Zehnder switch with a feed-back loop and multiple forward set/reset signals
Author(s): Le Minh H, Ghassemlooy Z, Ng WP
Source: OPTICAL ENGINEERING Volume: 46 Issue: 4 Article Number: 040501 Published: 2007
11. Title: All-optical flip-flop based on an SOA/DFB-laser diode optical feedback scheme
Author(s): D'Oosterlinck W, Buron J, Ohman F, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 19 Issue: 5-8 Pages: 489-491 Published: 2007
12. Title: All-optical 3R burst-mode reception at 40 Gb/s using four integrated MZI switches
Author(s): Kanellos GT, Petrantonakis D, Tsiokos D, et al.
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 25 Issue: 1 Pages: 184-192 Published: 2007
13. Title: 40-Gb/s all-optical processing systems using hybrid photonic integration technology
Author(s): Kehayas E, Tsiokos DI, Bakopoulos P, et al.
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 12 Pages: 4903-4911 Published: 2006
14. Title: Coherent optical logic by laser amplifiers with feedback
Author(s): Oksanen J, Tulkki J
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 12 Pages: 4918-4924 Published: 2006
15. Title: Time-to-live decrementing scheme in optical packet switching
Author(s): Ling Y, Qiu K, Pang Y, et al.
Source: JOURNAL OF OPTICAL NETWORKING Volume: 5 Issue: 12 Pages: 957-966 Published: 2006
16. Title: Demonstration of 40-Gb/s packet routing using all-optical header processing
Author(s): Wang JP, Robinson BS, Hamilton SA, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 21-24 Pages: 2275-2277 Published: 2006
17. Title: Design of all-optical contention detection and resolution for 40-Gb/s label-switched routers
Author(s): Stampoulidis L, Kehayas E, Vyrsokinos K, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 21-24 Pages: 2478-2480 Published: 2006
18. Title: An algorithm for contention resolution in label-switched networks
Author(s): Singh A, Chandra V
Source: FIBER AND INTEGRATED OPTICS Volume: 26 Issue: 1 Pages: 63-72 Published: 2007
19. Title: Packaged and hybrid integrated all-optical flip-flop memory
Author(s): Liu Y, McDougall R, Hill MT, et al.
Source: ELECTRONICS LETTERS Volume: 42 Issue: 24 Pages: 1399-1400 Published: 2006
20. Title: All-optical label recognition for time-domain signal using multistage switching scheme based on SOA-MZIs
Author(s): Kurumida J, Uenohara H, Kobayashi K
Source: ELECTRONICS LETTERS Volume: 42 Issue: 23 Pages: 1362-1363 Published: 2006
21. Title: All-optical correlation employing single logic XOR gate with feedback
Author(s): Martinez JM, Herrera J, Ramos F, et al.

Source: ELECTRONICS LETTERS Volume: 42 Issue: 20 Pages: 1170-1172 Published: 2006

22. Title: All-optical, label/payload separation at 40 Gb/s
Author(s): Apostolopoulos D, Petrantonakis D, Zouraraki O, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 17-20 Pages: 2023-2025 Published: 2006

23. Title: All-optical network subsystems using Integrated SOA-based optical gates and flip-flops for label-swapped networks
Author(s): Kehayas E, Seoane J, Liu Y, et al.
Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 13-16 Pages: 1750-1752 Published: 2006

24. Title: ARTEMIS: 40-Gb/s all-optical self-routing node and network architecture employing asynchronous bit and packet-level optical signal processing
Author(s): Kehayas E, Vyrsokinos K, Stampoulidis L, et al.
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 8 Pages: 2967-2977 Published: 2006

25. Title: All-optical processing of time-serial IM/DPSK encoded label and payload packets
Author(s): Olmos JJV, Monroy IT, Larrode MG, et al.
Source: IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS Volume: 12 Issue: 4 Pages: 679-685 Published: 2006

26. Title: All-optical signal processing using $\chi^{(2)}$ nonlinearities in guided-wave devices
Author(s): Langrock C, Kumar S, McGeehan JE, et al.
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 7 Pages: 2579-2592 Published: 2006

27. Title: From IP over WDM to all-optical packet switching: Economical view
Author(s): Van Caenegem R, Martinez JA, Colle D, et al.
Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 4 Pages: 1638-1645 Published: 2006

28. Title: Efficient burst reservation protocol: a hybrid signaling protocol for efficient burst-level reservations and quality-of-service differentiation in optical burst switching networks
Author(s): Christodoulopoulos K, Vlachos K, Varvarigos E, et al.
Source: JOURNAL OF OPTICAL NETWORKING Volume: 5 Issue: 3 Pages: 147-158 Published: 2006

4. R. Clavero, F. Ramos, J.M. Martínez, J. Martí, "All-optical flip-flop based on a single SOA-MZI", *IEEE Photon. Technol. Lett.*, vol. 17, no. 4, pp. 843-845, 2005.

Citas recibidas: 14

1. Title: Amplification, compression and shaping of picosecond super-Gaussian optical pulse using MZI-SOAs configuration
 Author(s): Wu JW, Bao HB
 Source: JOURNAL OF ELECTROMAGNETIC WAVES AND APPLICATIONS Volume: 21
 Issue: 15 Pages: 2215-2228 Published: 2007

2. Title: Bistability analysis for optical flip-flops based on a SOA-MZI with feedback
 Author(s): Clavero R, Ramos F, Martí J
 Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 25 Issue: 11 Pages: 3641-3648 Published: 2007

3. Title: Numerical study of impulsive switching of bistable states in nonlinear etalons
 Author(s): Kawashima H, Tanaka Y, Ikeda N, et al.
 Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 19 Issue: 9-12 Pages: 913-915 Published: 2007

4. Title: All-optical flip-flop with high on-off contrast ratio using two injection-locked single-mode Fabry-Perot laser diodes
 Author(s): Le Hoang N, Cho JS, Won YH, et al.
 Source: OPTICS EXPRESS Volume: 15 Issue: 8 Pages: 5166-5171 Published: 2007

5. Title: All-optical flip flop based on a symmetric Mach-Zehnder switch with a feed-back loop and multiple forward set/reset signals
 Author(s): Le Minh H, Ghassemlooy Z, Ng WP
 Source: OPTICAL ENGINEERING Volume: 46 Issue: 4 Article Number: 040501 Published: 2007

6. Title: All-optical self-routing latching switch based on active Mach-Zehnder interferometer
 Author(s): Clavero R, Ramos F, Martí J
 Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 21-24 Pages: 2475-2477 Published: 2006

7. Title: ARTEMIS: 40-Gb/s all-optical self-routing node and network architecture employing asynchronous bit and packet-level optical signal processing
 Author(s): Kehayas E, Vyrsokinos K, Stampoulidis L, et al.
 Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 8 Pages: 2967-2977 Published: 2006

8. Title: Conservative optical logic devices: COLD
 Author(s): Caulfield HJ, Qian L, Vikram CS, et al.
 Source: ADVANCES IN IMAGING AND ELECTRON PHYSICS, VOL 142 Volume: 142 Pages: 1-52 Published: 2006

9. Title: Optical bistability in a traveling-wave SOA connected to a DFB laser diode: Theory and experiment
 Author(s): D'Oosterlinck W, Morthier G, Baets R, et al.
 Source: IEEE JOURNAL OF QUANTUM ELECTRONICS Volume: 42 Issue: 7-8 Pages: 739-746 Published: 2006

10. Title: Optical logic redux
 Author(s): Caulfield HJ, Vikram CS, Zavalin A
 Source: OPTIK Volume: 117 Issue: 5 Pages: 199-209 Published: 2006

11. Title: All-optical flip-flop based on the bistability of injection locked Fabry-Perot laser diode

Author(s): Jeong YD, Cho JS, Won YH, et al.

Source: OPTICS EXPRESS Volume: 14 Issue: 9 Pages: 4058-4063 Published: 2006

12. Title: All-optical flip-flop based on an active Mach-Zehnder interferometer with a feedback loop

Author(s): Clavero R, Ramos E, Marti J

Source: OPTICS LETTERS Volume: 30 Issue: 21 Pages: 2861-2863 Published: 2005

13. Title: IST-LASAGNE: Towards all-optical label swapping employing optical logic gates and optical flip-flops

Author(s): Ramos F, Kehayas E, Martinez JM, et al.

Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 23 Issue: 10 Pages: 2993-3011 Published: 2005

14. Title: Compact all-optical packet clock and data recovery circuit using generic integrated MZI switches

Author(s): Bakopoulos P, Tsiokos D, Zouraraki O, et al.

Source: OPTICS EXPRESS Volume: 13 Issue: 17 Pages: 6401-6406 Published: 2005

5. J.M. Martínez, J. Herrera, F. Ramos, J. Martí, "All-optical Address Recognition Scheme for Label Swapping Networks", IEEE Photon. Technol. Lett., vol. 18, no. 1, pp. 151-153, 2006.

Citas recibidas: 6

1. Title: All-optical processing based on a logic XOR gate and a flip-flop memory for packet-switched networks

Author(s): Martinez JM, Liu Y, Clavero R, et al.

Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 19 Issue: 17-20 Pages: 1316-1318 Published: 2007

2. Title: Optical signal processing using integrated multi-element SOA-MZI switch arrays for packet switching

Author(s): Pleros N, Zakynthinos P, Poustie A, et al.

Source: IET OPTOELECTRONICS Volume: 1 Issue: 3 Pages: 120-126 Published: 2007

3. Title: 40-Gb/s all-optical processing systems using hybrid photonic integration technology

Author(s): Kehayas E, Tsiokos DI, Bakopoulos P, et al.

Source: JOURNAL OF LIGHTWAVE TECHNOLOGY Volume: 24 Issue: 12 Pages: 4903-4911 Published: 2006

4. Title: All-optical self-routing latching switch based on active Mach-Zehnder interferometer

Author(s): Clavero R, Ramos F, Martí J

Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 21-24 Pages: 2475-2477 Published: 2006

5. Title: All-optical correlation employing single logic XOR gate with feedback

Author(s): Martinez JM, Herrera J, Ramos F, et al.

Source: ELECTRONICS LETTERS Volume: 42 Issue: 20 Pages: 1170-1172 Published: 2006

6. Title: Ultrahigh-speed reconfigurable logic gates based on four-wave mixing in a semiconductor optical amplifier

Author(s): Li ZH, Li GF

Source: IEEE PHOTONICS TECHNOLOGY LETTERS Volume: 18 Issue: 9-12 Pages: 1341-1343 Published: 2006

6. E. Kehayas, J. Seoane, Y. Liu, J.M. Martínez, J. Herrera, P.V. Holm-Nielsen, S. Zhang, R. McDougall, G. Maxwell, F. Ramos, J. Martí, H.J.S. Dorren, P. Jeppesen, H. Avramopoulos, "All-optical network subsystems using integrated SOA-based optical gates and flip-flops for label-swapped networks", *IEEE Photon. Technol. Lett.*, vol. 18, no. 16, pp. 1750-1752, 2006.

Citas recibidas: 5

1. Title: Photonic combinatorial network for contention management in 160 Gb/s-interconnection networks based on all-optical 2 x 2 switching elements

Author(s): Scaffardi M, Andriolli N, Meloni G, et al.

Source: *IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS* Volume: 13 Issue: 5 Pages: 1531-1539 Part: Part 2 Published: 2007

2. Title: All-optical processing based on a logic XOR gate and a flip-flop memory for packet-switched networks

Author(s): Martinez JM, Liu Y, Clavero R, et al.

Source: *IEEE PHOTONICS TECHNOLOGY LETTERS* Volume: 19 Issue: 17-20 Pages: 1316-1318 Published: 2007

3. Title: 160-Gb/s all-optical packet-switching with in-band filter-based label extraction and a hybrid-integrated optical flip-flop

Author(s): Herrera J, Tangdiongga E, Liu Y, et al.

Source: *IEEE PHOTONICS TECHNOLOGY LETTERS* Volume: 19 Issue: 13-16 Pages: 990-992 Published: 2007

4. Title: All-Optical flip-flop operation using a SOA and DFB laser diode optical feedback combination

Author(s): D'Oosterlinck W, Ohman F, Buron J, et al.

Source: *OPTICS EXPRESS* Volume: 15 Issue: 10 Pages: 6190-6199 Published: 2007

5. Title: All-optical flip-flop based on an SOA/DFB-laser diode optical feedback scheme

Author(s): D'Oosterlinck W, Buron J, Ohman F, et al.

Source: *IEEE PHOTONICS TECHNOLOGY LETTERS* Volume: 19 Issue: 5-8 Pages: 489-491 Published: 2007.